read_verilog ../top.v
synth_ice40 -blif test.blif